为什么数字电路工程师要吸取在天线设计上的教训？-爱板网
事实上，大多数数字电路工程师是很有擅长设计天线的天赋。
数字电路工程师通常在为我们设计产品中不会加入没必要的天线错妃诱情，因为这种天线会发射信号噪音，导致EMC兼容性测试失败，推迟产品发布并增加开发成本。 因此，dnf时装搭配好的数字电路设计人员必须尽可能多地了解天线在设计，以避免天线结构设计上的缺陷产生。 在这里，我们将看看数字电路噪音发射模式以及如何消减这些噪音信号。
大多数设计工程师可能听说过差模和共模辐射，但是，正如电气工程师的行为举止并不总是如我们想像那样做一样刘立淇 ，电气工程师之中仍有分不清这两者真正区别。
差模辐射VS共模辐射
差模电流基本上是大家都清楚和期望的信号电流黄小瑜。 通常，这样的电流包含明确定义的信号源，信号和返回路径奥斯特塔格。 差模辐射来自电流环路 - 信号和返回路径之间的区域无上龙印。
另一方面欧诗顿，共模电流是由金属导体与地之间的电压差引起的。 举个最简单的例子：金属导体（PCB）用导线接地哈尔斯塔特， 由于接地过程中，连接金属导体（PCB）与地面之间导线有阻抗，所以就会产生电压差，该电压差就成了引起噪声信号和共模辐射的源头。
上升时间
数字信号通常表现为方波。具有无限短上升时间的完美方波由无限量的高频分量（傅立叶级数）组成。这对数字电路辐射来说是个坏消息，因为这意味着具有非常缓慢的主谐波的信号包含可以辐射的高频分量。因此，为了减轻数字电路辐射，我们必须增加上升时间，这将减少信号中的高频分量并减少辐射噪音。
差模辐射
对于差模辐射来说，一个理想模型是一个小型环形天线，它载有一个具有信号和返回路径跨越一个表面（A）的电流（I）。 辐射量与表面（A）的面积，电流I和频率的平方成正比。 因此，减少辐射的最好方法是降低环形天线中信号频率。 然而，由于对更快的接口协议和技术的永无止境的追求，将信号频率推得越来越高。 因此尽可能地增加上升时间至少可以减少谐波引起的辐射噪音。
▲图片来源：ElectromagneticCompatibilityEngineering (Henry W. OTT) ISBN 978–0–470–18930–6
除了降低频率之外，控制差模辐射的唯一方法是减小环路面积并降低电流。 环路中的电流量非常依赖于涉及控制源和负载阻抗的单个电路。 不过，一般有效的方法就是减少环路面积。
在做这件事情时，我们应该使用两种不同的策略：第一种夜半梳头 ，我们应该尝试通过使充当返回路径（地平面）的固体导电平面尽可能接近信号路径来减小所有信号的环路面积。这将确保大多数信号具有相对较小的环路面积。最好规划PCB层叠，以便接地层与信号层之间仅有薄薄的预浸层作为两者分隔层即可（由于PCB核心层相对较厚艾妮莎，将大大增加了环路面积，因此尽可能让接地层接近信号层可有效减少信号环路面积名师测控。）。
第二种，我们应该关注诸如时钟，频闪和DC / DC转换器信号等关键信号，并花时间最小化这些环路信号区域。 通常，大部分辐射噪音是由最关键的信号产生，而所有不太重要的信号即使合并只会产生少量辐射噪音。 就拿DC / DC转换器的来说，我们还必须密切关注数据表中数据变化指示。因为添加接地层通常不足以最小化所有环路区域。
随着频率的增加，我们将来可能不得不采取更先进的策略来减轻辐射噪音。 取消环路和抖动时钟是两种可用于特别关键系统和信号的高级策略夏一波。
共模辐射
共模辐射可以模拟为偶极天线。 系统的一端连接到作为天线的电缆，柴鸥另一端连接到接地。 偶极天线由噪声电压驱动。 对共模辐射最容易混淆的部分首先是造成这种噪声电压的原因。 每个金属部件都会有一些阻抗，这会导致接地与电缆末端之间有微小电容电压差。 这种电压差正是驱动偶极天线和产生共模辐射的原因。
▲ 图片来源 ElectromagneticCompatibilityEngineering (Henry W. OTT) ISBN 978–0–470–18930–6
辐射量与系统频率，共模电流和电缆长度成正比。但是， 除了共模电流之外申世辉，其他参数通常不在电路设计人员的可控范围之内 ，我们之前解释过，噪声电压源会产生一个共模电流，所以我们把它变成数字与差模电流进行比较。
根据行业情况，5 -15uA的共模电流倪梓强，1m电缆和50 MHz的频率足以让你在通过FCC一致性测试时遇到麻烦ca1829。频率相当情况下，如果环路面积为10cm2，差模电流可能会成为一个问题李玫瑾博客，但当电流为15mA时。 与差分模式相比，共模电流在产生足够辐射以达到FCC一致性测试不合格的情况下，“有效”约为1000倍。
还应该注意的是，我们从来不希望电路中的有共模电流产生 -——它通常不需要操作电路。 因此港安驾校，最好的策略是尽量摆脱共模电流。 有几种不同的方法可以最大限度地降低共模电流 - 最有效的方法包括使用共模扼流圈，与机壳接地的固体屏蔽连接金凤成祥官网，独立的I / O接地层以及在接头附近使用并联电容器乔蒂·阿姆奇。
▲位于左侧独立的“安静”I / O GND平面，通过安装孔直接连接到机箱GND
要使数字电路辐射始终保持在最小值并非易事，因此支那之夜，在设计阶段就如何减少差模和共模辐射制定电磁兼容性（EMC）行动计划是有意义的。 诸如增加信号上升时间以及使用共模扼流圈，铁氧体（磁铁）和电缆屏蔽等技术将成为辐射保持最低水平的有力工具。
（本文由爱板网译自Suppliyframe Hardware）
阅读推荐
【视频】Google Voice Kit教程系列 第三集
这家国产芯片厂商做了什么骆字组词 ？天河三号超算实现了200倍的性能提升
【板卡评测】全球首款针对边缘计算的嵌入式人工智能处理卡UP AI Core
